طراحی واحد محاسبات میدان محدود باینری (gf(2m با مصرف توان کم و کارایی بالا
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه شاهد - دانشکده فنی
- نویسنده رحمان عادلیان ورنوسفادرانی
- استاد راهنما محمدباقر غزنوی قوشچی
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1391
چکیده
در این پایان نامه، ساختار ضرب کننده ماستروویتو بصورت سلولی پیشنهاد می شود. شخص ماستروویتو، ضرب کننده ای را معرفی کرد که عملیات محاسبه ضرب را، در میدان محدود انجام می-دهد. ساختاری که در این پایان نامه برای این نوع ضرب کننده پیشنهاد می شود، یک ساختار سلولی است. در ابتدا ساختار ضرب کننده سلولی متداول ارائه می شود. این ساختار، ورودی های با هر تعداد بیت را پوشش می دهد و برای آنکه سرعت مناسبی داشته باشد، از چندجمله ای های ساده نشدنی سه جمله-ای و پنج جمله ای برای عمل کاهش در آن استفاده می شود. در این ساختار تأخیر و توان عملیاتی باهم برابر می باشد این ساختار برای محاسبه ضرب یک جفت داده که به سیستم اعمال می شود، مناسب است ولی اگر چندین جفت داده در ورودی داشته باشیم که به صورت سریالی به سیستم اعمال می شود و بخواهیم نتایج ضرب هر جفت داده را داشته باشیم، ساختار پیشنهادی مناسب نمی-باشد. چون در این ساختار، ورودی بعدی زمانی می تواند به ساختار اعمال شود که خروجی جفت داده ورودی قبلی، از مدار حاصل شده باشد. برای حل این مشکل، ساختار دیگری پیشنهاد می شود که بصورت سلولی با توان عملیاتی بالا است. در این ساختار پیشنهادی، جفت ورودی ها، بصورت سریالی و متناسب با کلاک، به ساختار اعمال می شوند و خروجی ها نیز متناسب با کلاک، از ساختار خارج می-شوند. در واقع دیگر لازم نیست که منتظر بمانیم تا خروجی داده های ورودی قبلی، از سیستم حاصل شود و بعد ورودی بعدی به سیستم اعمال شود. بلکه ورودی ها، متناسب با کلاک، به سیستم اعمال می شوند و خروجی ها نیز به همین صورت از سیستم بدست می آیند. با این کار، سرعت سیستم در محاسبه ضرب جفت داده های ورودی که بصورت سریالی به سیستم اعمال می شوند، افزایش می یابد. در این ساختار ثابت می شود که حداکثر توان عملیاتی برای پنج جمله ای ها، برابر 10 کلاک و برای سه-جمله ای ها، حداکثر 3 کلاک است. باتوجه به اهمیت مصرف توان، ساختار ضرب کننده سلولی مرسوم پیشنهادی را به گونه ای تغییر می دهیم که مصرف توان آن تا حد مناسبی کاهش یابد. برای نمونه، این کار را برای ساختار سلولی پیشنهادی پنج بیتی انجام دادیم که حدود 25درصد در مصرف توان صرفه جویی داشتیم. الگوریتم ضرب کننده ماستروویتو، در نرم افزار matlab شبیه سازی شد. سپس کد verilog ساختارهای پیشنهادی در نرم افزارmodelsim مورد ارزیابی قرار گرفت و در سطح ترانزیستوری به کمک نرم افزار hspice پیاده سازی شد. در انتها نیز، طرح لی اوت ساختار های سلولی پیشنهادی پنج بیتی، توسط نرم افزار soc encounter حاصل شد.
منابع مشابه
طراحی تقویت کننده ی کم نویز موج میلی متری با خطسانی بالا و مصرف توان کم
در این پایان نامه، یک تکنیک جدید خطی سازی در تقویت کننده های کم نویز فرکانس بالا ارائه شده است. در فرکانس های موج میلی متری به دلیل کاهش گین ذاتی ترانزیستور ها برای تامین بهره ی مناسب تقویت کننده از ساختار های چند طبقه استفاده می شود که این امر علاوه بر افزایش توان مصرفی، میزان خطسانی بلوک طراحی شده را نیز کاهش می دهد. بیشتر تکنیک های خطی سازی فرکانس پایین در این باند، مشخصات اولیه ی تقویت کنند...
15 صفحه اولطراحی واحد مدیریت توان در تراشه با توان محدود با تاکید بر افزایش کارایی و کاهش توان
بسیاری از مدارهای الکترونیکی نسبت به تغییرات دما حساس هستند. این حساسیت در مورد منابع تغذیه بیشتر است. داشتن یک منبع تغذیه مستقل از دما ضرورت مهم طراحی های امروزی است. این مدارهای مستقل از دما را تحت عنوان مراجع شکاف باند می نامند. در این پایان نامه بررسی اجمالی بر روی مراجع شکاف باند صورت گرفته است. این کار همچنین دسته بندی از مراجع شکاف باند را ارائه میدهد که سه نوع از این مراجع بر دسته بندی ...
15 صفحه اولطراحی مدولاتور سیگما-دلتا مرتبه دوم با دقت بسیار بالا و توان مصرفی کم برای کاربردهای پزشکی
در این مقاله، یک مدولاتور سیگما-دلتای مرتبه دوم ارائه شده است که برای کاربردهای پزشکی مناسب میباشد. استفاده از مدارهای تقویتکننده و مقایسهکننده توان-پائین که بهترتیب در انتگرالگیر و کوانتایزر به کار گرفته شدهاند، سبب کاهش قابلملاحظه توان مصرفی مدولاتور به عنوان یکی از الزامات اساسی در تجهیزات پزشکی شده است. "نسبت سیگنال به نویز و اعوجاج" در مدولاتور ارائه شده، 44/102 بهدست آمده است که م...
متن کاملطراحی فلیپ فلاپ با توان پایین و کارایی بالا
در تعداد زیادی از چیپ های vlsi، توان مصرفی سیستم کلاکینگ شامل شبکه ی توزیع کلاک و فلیپ فلاپ ها می شود که غالباً قسمت بزرگی از کل توان مصرفی یک چیپ می باشند. در این پایان نامه به طراحی فلیپ فلاپ های جدید با توان مصرفی کم و کارایی بالا پرداخته شده است. در فصل اول ضرورت و انگیزه ی این کار بیان شده است. در فصل دوم مهم ترین فلیپ فلاپ های دیگران شرح داده شده است. در فصل سوم اولین فلیپ فلاپ پیشنهادی ...
طراحی واحد تأخیر CMOS برای افزایش محدوده دینامیکی و خطینگی بالا برای کاربردهای ولتاژ پایین و توان پایین
در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تأخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستمهای مختلف و بخصوص سیستمهای دیجیتال ایفا مینماید. از آنجا که در تکنولوژیهای زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس میشود، دست یابی به یک واحد تأخیر با خطینگی مناسب به عنوان مشکل بزرگی در ...
متن کاملطراحی و پیاده سازی جمع کننده های پیشوندی موازی با کارایی بالا و مصرف توان کم با تاکید برنظریه ی گراف در تکنولوژی های زیر100نانومتر
جمع کننده های پیشوندی موازی(ppa) به عنوان روشی کلی برای افزایش سرعت جمع دودویی شناخته شده اند. در این تحقیق با تأکیدبرنظریه ی گراف وارتباط مستقیم بین مصرف توان مداراتppa وانرژی ریاضی گراف نظیرآن ها، دو جمع کننده ی پیشوندی موازی جدید ارائه شده است، جمع کننده ی پیشنهادی اول با تغییر ساختار گرافی جمع کننده ی brent-kung وتلفیق افقی و انتخابی سطرها در دو جمع کننده ی brent-kung و sklansky به دست آمده...
منابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه شاهد - دانشکده فنی
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023